⑩日本国特許庁(JP)

①特許出願公開

# ⑫ 公 開 特 許 公 報 (A)

昭60-212900

@Int\_Cl.4

識別記号

庁内整理番号

❸公開 昭和60年(1985)10月25日

G 11 C 29/00 17/00

101

7922-5B 6549-5B

審査請求 未請求 発明の数 1 (全3頁)

図発明の名称 半導体固定記憶装置

②特 願 昭59-70414

@出 願 昭59(1984)4月9日

個発明 者

常昭

東京都港区芝5丁目33番1号 日本電気株式会社内

⑪出 願 人

日本電気株式会社 東京都港区芝5丁目33番1号

00代 理 人 弁理士 内 原 晋

明細型

### 1. 発明の名称

半導体固定記憶装置

## 2. 特許請求の範囲

複数に分割された電気的書換可能なメモリセルプロックと、これらメモリセルプロックのうちの1個への書換を選択しかつあるメモリセルプロックへの書換回数が所定最大書換回数より大きくなったことを判定して他のメモリセルプロックへ順次とる書換回数判定回路と、前配各メモリセルプロックの各出力を入力して外部出力端子に出力するOR回路とを含む半導体固定配憶接盤。

### 3. 発明の詳細な説明

(技術分野)

本発明は普換を回数を増加しても信頼性の低下を招くことのない電気的消去可能な半導体固定記憶装置(以下EEPROMと称す)に関する。

## (従来技術)

従来、フローティングゲート構造を有するEEPROMは、記憶用トランジスタの制御ゲートに20V程度の高電圧を印加し、トンネル効果によりドレイン上に形成された薄い酸化膜を通して電子をドレインからフローティングゲートへ到達させることにより記憶を行っている。とのため高とに印加の回数、いわゆる響換え回数が増加するとほい取化膜が次第に劣化しついには破壊に到る大点を有していた。このためとのEEPROMは要換え頻度の高い応用には不向きであるといり問題があった。

#### (発明の目的)

本発明の目的は、このような欠点を解決し、チップ内部に審換を回数判定回路を設け、ある規定審換回数以上になると予め準備された他のメモリセルブロックに切換えることにより、審換え頻度の高い回路にも使用できるようにしたEE PROMを提供することにある。

(発明の構成)

本発明のEEPROM は、複数に分割された電気的書換可能なメモリセルブロックと、これらメモリセルブロックとの書換を選択しかつあるメモリセルブロックへの書換回数が所定最大書換回数より大きくなったことを判定して他のメモリセルブロックへ顧次切換える書換回数判定回路と、前配各メモリセルブロックの各出力を入力して外部出力端子に出力するOR回路とを含み構成される。

#### (実施例)

次に本発明を図面により詳細に説明する。

第1図は本発明の実施例のブロック図である。 図において、1はメモリセル部分で、本実施例では100~103の4ブロックが単備されている。 2は書換回数判定回路で、メモリセルブロック( 以下セルブロックと称す)に対応し4回路単偏されている。また、3はEEPROMの書込みおよび読出し動作を制御するブロック、4は各々のセルブロックからのデータを出力へ伝達する0R回路である。なお、その他メモリの動作に必要なす ドレスデコーダ・センスアンブ等は省略している。 次に主要プロックの動作を説明する。 書換回数 判定回路 2 は紫外線消去型 E P R O M に使用実線 のあるフローティングゲート構造の M O S トラン ジスタとアナログコンパレータから構成されてい る。 この回路 2 の M O S トランジスタのスレッシュホールド電圧 V<sub>TH</sub> は、フローティングゲートに 加えられる電圧 V<sub>PP</sub> と、印加回数 N および印加時 間 1 に比例し、次式で扱わされる。

 $V_{TH} = f (V_{PP}, N, t)$ 

したがってゲート電圧  $V_{PP}$  の電圧値および印加時間 いが一定であればスレッシュホールド電圧  $V_{TH}$  は普換回数に比例することになる。

本実施例の場合、メモリセルが破壊に到る最大智 換回数に対するマージンの温度を設定するものであ るから、スレッシュホールド電圧V<sub>TH</sub>の精度すなわ ち書換え回数検出の精度は必ずしも高い必要はない。 次に番号100,101,102,103の4プロ ックに等分されているメモリセル1の各セルプロ ックは、書換回数判定回路2だより選択され、ま

た4プロックとも同時化セルプロック内の同一ロケーションが外部からアドレッシングされる構成となっている。

いま、EEPROM の書換回数の最大値Nと設定しておくと、セルブロック100 のある番地でN回目の書換えが終了した後は、次回からセルプロック101内の同一番地が新たに選択される。

具体的にパイト単位で警換えが行われている例 について第2図を用いて説明する。

第2図は4プロック100~103から成るEEROMのメモリセル部の構成図であり、各々のセルブロック100~103はΛNワード×8ピットで構成されている。とこでセルブロック100は最大書換回数N回使用版のバターンの状態を示し、セルブロック102、103は未使用状態を示している。とのセルプロック100で、Λκ 番地のデータがN+1回目の容換対象に選ばれたが、セルブロック100 の最大音換回数Nを越えているため、該当するワードΛκ のデータが

0 化硝去された後、セルブロック 101 が選択され同一ワードに普換希望のデータが普込まれることになる。第2 図のROMパターンはこの状態を 扱わしている。

次に、書換えられるN+2回目から2N回までは、セルブロック101の各ワードの書換回数がNに達してなくても、指定されたアドレスに対応する8ビットデータが一旦消去された後、セルブロック102の対応するアドレスにデータを書き込む。との制御はすべて書換回数検出回路2と書込む。とのプロック内での書込前の一旦消去する方法については、既存のEEPROMに採用されているものが用いられる。

なか、データの駅出しは、各セルブロック100~103 内の8ピットデータがOR回路4 に接続されているため、任意の有効データが出力される。 これは、未使用のセルはすべてデータ「0」であり、1旦セルブロックで無効となったワードはデータ「0」に摘去されているからである。なむ、 以上の説明の中でメモリセルの消去状態は論理[0] とし、暫込状態は論理「1」と割当てている。 (発明の効果)

以上説明した様に、本発明によれば、19ードでも最大審換回数Nを越える審換回数が与えられた場合には、その後の審換えは新しいセルブロックを使用することにより制御回路が簡易化され、また審換えの制御をチップ内部で自動的に処理するため、外部端子を増加させることがなく、従来品鑑との端子互換性を有しながら実現できる。

とのように本発明によれば、EEPROM の書 換回数を予備セルブロックの数だけ増加させると とができ、応用分野の拡大が期待できる。

# 4. 図面の簡単な説明

第1図は本発明の実施例の主要プロック図、第 2図は第1図のメモリセルブロックのROMバタ ーン図である。図において

1 ……メモリセルプロック、2……書換回数判 定回路、3……制御回路、4 …… O R 回路、100,

101,102,103…… 4 等分されたセルブロック である。

代理人 弁理士 内 原



